芯片专家：AI算力瓶颈正从芯片转向封装、互连和存储

资深芯片设计师及硬件分析人士「Mr. Bubble」在 Frictionless Podcast 采访中表示，AI 算力基础设施的核心瓶颈正从单纯提升芯片算力，转向先进封装、系统互连延迟以及存储层级管理。Mr. Bubble 认为，先进制程成本快速上升，而晶体管密度提升幅度有限，使传统摩尔定律面临经济性挑战。相比继续缩小制程，行业正更多通过先进封装将多颗芯片连接为一个计算系统。他指出，未来 AI 算力的基本单位可能不再是单颗芯片或服务器，而是完整机架甚至多个机架，PCB、封装和互连能力将成为关键限制因素。在存储方面，他认为，随着 AI 推理上下文窗口扩大，海量历史上下文不应全部占用昂贵的 HBM，行业可能更多采用闪存卸载，将高频数据留在 HBM，低频上下文迁移至更大容量、更低成本的存储层。他进一步预计，3D DRAM 可能成为下一代内存技术的重要方向。对于 AI 基础设施投资，Mr. Bubble 认为，随着预填充与解码逐步采用分离式架构，系统级硬件设计的重要性将进一步提升。他还表示，与直接押注大模型公司相比，拥有硬件、封装、存储及其他关键基础设施能力的企业可能在 AI 产业链中扮演更长期的角色。[原文链接](动察 Beating AI 快)